芯片干货篇|数字芯片流程|前端设计

芯片设计分为前端设计和后端设计，前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。

一、需求分析

产品要解决什么问题，预测未来3-5年的走势和趋向，确保芯片是有卖点和前瞻性，面向未来。

客户向fabless(芯片设计公司)提出设计要求，包括芯片需要达到的具体功能和性能方面的要求，让架构师可以进行细化。

二、功能架构设计

架构师将系统功能进行分解和细化，形成spec规范，将设计参数化、具体化。

包括处理器架构的选择：ARM、RISC-V；总线接口选择：AHB、AXI、APB；

软硬件功能的划分：硬件速度快，性能高，灵活性差。软件速度慢、性能差灵活性高开发周期短。

性能参数：引脚选择，电压频率、工艺选择、功耗和温度范围。

三、RTL 编码

使用硬件描述语言(VHDL，Verilog HDL)将模块功能以代码来描述实现。

图形输入工具：Cadence的composer

四、功能仿真验证(前仿)

功能仿真，对RTL级的代码进行设计验证，检验设计功能的正确性，是否满足规格中的所有要求。

仿真工具：Modelsim、VCS

五、逻辑综合

基于特定的工艺库，设定电路的面积、时序等目标参数的约束条件，将设计的 RTL 级代

码映射为门级网表netlist。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元(standard cell)的面积，时序参数是不一样的。

综合完成后需要再次做仿真验证(这个也称为后仿真，之前的称为前仿真)。

逻辑综合工具：Design Compiler

六、STA静态时序分析

在时序上对电路进行验证，检查电路是否存在建立时间(setup time)和保持时间(hold

time)的违例。

STA 工具：Synopsys的 Prime Time。(PT)

七、形式验证 Formality

从功能上对综合后的网表进行验证，将综合后的网表与验证后的HDL设计对比，看他们

是否在功能上存在等价性，保证逻辑综合过程中没有改变HDL描述的电路功能。

形式验证工具：Synopsys的 Formality